当前位置: 手机论文网>毕业论文范文>

采用Cypress CyFi Low-Power RF之嵌入式无线设计

阅读技巧m.Lw54.com 手机论文网

  ◆ 赛普拉斯半导体CyFi Low-Power RF
下载论文网 http://www.xzlunwen.com
  全球营销经理/ Jim Davis
  
  嵌入式系统设计人员都能很快了解无线技术的好处,不但能减少传输线的成本,而且兼具美观与安装简易的优点。然而,无线解决方案往往也伴随着技术障碍与挑战,例如联机可靠性、信号范围所造成的距离限制、内建设计或采用无线解决方案时所面临的复杂度、以及为求最大电池续航力所需的低功耗设计。于是乎许多无线技术应运而生,例如直接序列展频(Direct Sequence Spread Spectrum, DSSS)数据编码技术就常被用来提升可靠度(如图1),跳频(Channel hopping)的技术则能避免干扰(如图2)。此外也可同时利用芯片内外的信号放大器提升信号强度,以解决通信范围的问题,开发极低功耗的收发器在睡眠模式、接收与传送时的低额定功率(Power Rating)则可延长电池续航力。
  虽然目前市面上许多无线解决方案,可以针对其中一两项设计上的挑战,但设计人员最大的难题,还是在寻找可以整合这些技术的单一解决方案。举例来说,许多专利的2.4GHz无线解决方案是针对提供收发器超低额定功率,但却牺牲了在可靠度或通信范围方面的要求。
  
  Cypress全新的CyFi Low-Power RF(低功耗无线射频)解决方案就是为了针对上述所有挑战而开发,它不但可提供高可靠度、更长通信范围的解决方案,而且在设计与操作上极为简单,并且具备市面上最佳的系统功耗效率。
  
  具高可靠度技术
  
  直接序列展频与跳频技术的发展主要是针对无线通信在可靠度方面的挑战。直接序列展频的无线传输技术本质上,可视为数据传输时的前向错误更正机制,将信号因干扰而造成数据错误的影响减至最低。更明确地说,直接序列展频会将一组数据编码成更长串的比特流(bit stream)或片码。例如在图1中,可以看到8位的数据编码成32个片码,而这些片码会经过调变载至射频信号然后传送出去;接收端将收到的信号解调之后,再用直接序列展频编码相反的程序将数据解出。假如信号因受到干扰而造成解调时发生部份错误,原本的数据仍有机会正确回复。
  跳频是较为复杂的技术,主要原理是在可用的频谱范围内切换使用的频道以避开干扰。有些技术在设计上是依据既定的,或是公认的跳频方法不断进行跳频,而有些则是在必要时才跳频,或是噪声或干扰过大时才跳频。在一定的频谱范围中,若每个频道的带宽越窄,可跳频频道也就越多,因此就能更灵活地运用频谱避开干扰。
  这些提升可靠度的技术也直接影响到系统的省电表现,因为越高的可靠度就代表越不需要耗费额外功耗在数据重传上,也会有更多时间进入省电睡眠模式。此外,越高可靠度也能让信号在传送到更远地方时仍然能正确解码,直接提升传输范围。
  
  功耗效率 vs. 低功耗
  
  全世界在嵌入式无线技术的发展重点之一,就是将收发器在睡眠模式、传送与接收的额定功率降至最低。但这样做却会面临另一项挑战,许多为了降低额定功率的作法都会牺牲掉系统的可靠度,因为可靠度的提升往往不利于降低系统额定功率。比起可靠的系统,低可靠度的无线系统,会造成更多无效率的重传动作,因此尽管所采用的组件都有较低的额定功率,但却可能消耗更多的电力,所以在此我们将重点放在系统层面的功耗表现,也就是“功耗效率”。
  功耗效率是无线解决方案中,所有不同的功能与组件共同造成的省电效果,收发器的睡眠模式、传送接收的低功耗只是在整体系统功耗效率估测中的一部分而已,其他影响的属性还包括系统可靠度的等级(平均传送与重送的次数),以及在解决方案的协议中,许多内建的功耗管理控制。
  
  
  
  Cypress新推出的CyFi Low-Power RF解决方案采用独特的主动式电源管理(Active Power Management)功能达到省电的目的。CyFi可根据目前干扰的程度,动态地开启或关闭直接序列展频支持可靠度的功能,当直接序列展频功能开启时,系统就能提供较可靠但较低速率的传输效能,重传的次数就会较少;而当直接序列展频功能关闭时,系统就会尽可能在最短的无线传输时间内,用系统可支持最快的速率传输(见图3)。CyFi也能藉由量测接收端信号,并且采用双向通信的方式,进行电源输出动态管理,让将电力输出降至最低,并且只耗用在需要的地方(见图4)。
  
  轻松达到可靠度与功耗效率
  
  Cypress也让这套全世界最可靠的Cypress低功耗射频解决方案不但容易使用,而且还能透过采用PSoC可编程系统单芯片装置与软件,设计出满足各种终端客户需求的应用。CyFi解决方案透过PSoC软件,就像拖放其他预设的韧体与协议功能一样简单。而这套PSoC Designer的用户模块,也包含了一个内容丰富、使用简易的API数据库,能让嵌入式设计人员仅需八组API calls,就能在在线取得无线应用。除了开发简易,一般hub或node应用所需的协议堆栈,还能为您的PSoC应用增加专属的5~8 KB闪存。如此一来就可以透过采用较小的PSoC芯片组、或进一步将零组件充分整合、或提升系统功能,以藉由预留新增功能空间,来降低解决方案的成本。最后,Cypress还提供入门、扩充、开发等套件,让设计人员能够简单快速的评估,并将CyFi解决方案整合至其应用设计中。
  
  PSoC可编程系统单芯片
  
  PSoC装置整合动态可配置组态的模拟与数字模块,以及8-Bit MCU功能于一颗单芯片中,使设计人员可藉由较少的组件,与较短的设计周期,以建置无线嵌入式系统。PSoC可编程功能可增加无线CyFi设计上的弹性,不但可以在最后时刻仍可进行修改,还能整合数以百计分立的外围装置,以减少成本与电路板的功耗。最后,PSoC装置中的可编程模拟功能,仅需最少的芯片数就能设计出完整的CyFi无线感测应用装置。
  欲了解更多Cypress的CyFi Low-Power RF解决方案及如何运用,请浏览www.cypress.com/CyFi网站。

转载请注明来源。原文地址:http://m.lw54.com/html/zhlw/20171222/7368730.html